This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIN FILM TRANSISTOR ARRAY

PUB. NO.: 62-126677 [JP 62126677 A] PUBLISHED: June 08, 1987 (19870608)

INVENTOR(S): I ANAKA HIROHISA KISHI KOHEL KATO HIROAKI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 60-270355 [JP 85270355] FILED: November 27, 1985 (19851127)

ABSTRACT PURPOSE:

To improve insulation of an intersection part between a gate wiring and a source siring, to suppress yield of leakage between a gate and source and to improve the yield rate of a TFT array, by providing two insulating layers, which hold a semiconductor layer that is a constituting film of the TFT, at the overlapped part of the source wiring and the gate wiring.

CONSTITUTION:

A gate electrode 102 and a source electrode 107 of a thin film transistor (TFT) are provided on a substrate 101. A gate wiring 103 and a source wiring 108, which commonly link the electrodes 102 and 107, are intersected at a overlapping region. Both insulating layers 104 and 106, which hold a semiconductor layer that is a constituting film of the TFT, are provided at the overlapped region. For example, a TFT array is formed on the supporting substrate such as the glass substrate 101 and arranged in correspondence with the intersection of the gate wiring 103 and the source wiring 108. An SiNx film, which is a second insulating layer 106, is deposited on an a-Si layer 105, which is the semiconductor layer of the TFT. Then, one end part of the layer 106 is extended to the upper part of the source wiring 108 along the gate wiring 103. The second insulating layer 106 is provided at the intersecting part of the gate wiring 103 and the source wiring 108.

H UI L 29//8 G 02 F 1/133 3 2 7 B 205-2H G 09 F 9/35 3 0 1 H 01 L 27/12 7514-5F 審査請求 未請求 発明の数 1 (全6頁)

②特 顧 昭60-270355③出 顧 昭60(1985)11月27日

受出 関 昭60(1985)11月27日 砂発 明 者 田 仲 広 久 大阪市阿倍野区長池町22番22号 シャープ株式会社内

母発 明 者 岸 幸 平 大阪市阿倍野区長池町22番22号 シャープ株式会社内 母 明 者 加 藤 博 章 大阪市阿倍野区長池町22番22号 シャープ株式会社内

①出 顋 人 シャープ株式会社 大阪市阿倍野区長池町22番22号

砂代 理 人 并理士 杉山 毅至 外1名

明 淵 聲

1. 発明の名称

薄積トランジスタアレイ

- 2. 特許請求の範囲
 - 1. 基板上に並放された消費トランジスタのゲート間傾とソース電優をそれぞれ共通に通話するゲート削機とソース配欄が交差する重角領域にTFTの構成機である半導は欄を挟持する機様層を2階とも介充させたことを特徴とする薄積トランジスタブレイ。
- 等許請求の範囲第1項において、 上記半峰体層がアモルファスシリコン澤植で ある澤積トランジスタアレイ。
- 特許請求の顧問第1項において、 上記範線層が選化シリコン履である障損トランジスタアレイ。
- 特許請求の範囲等し項において、 上記通帳確常限化シリコン履である薄値トランジスタアレイ。
- 3. 発明の辞細な説明

(産業上の利用分野)

本発明は、製造の集別りの向上を図った構造を 有する内臓トランジスタ(以下でドナと離す)ア レイに関する。

(征来技術)

(2)

2,000~3,000~3.05 (N x 種ができませし V D 走 何より形成子のも、ソース管理で及びソース開援 7 を呼吸すらソース配験 3 はゲート配導 3 に直交 して形況はたる。ソース配線3にはソース関係で と振続される分氏部81が一定ピッチで花数され、 TFTは分技部8ょを中心に形成される。ソース。 関係でとデレイン電腦9とは、とも抗糠原 2,000 ~ 1 0.0 0 0 Åの Ta , Mo , Ti , A 4 等の金額により 形成するcなお、ソース策模で及びドレイン策種 9 と a – S i 膜 5 の間に、 P (リン)をドープした 順厚500~2,000%の。 S1模10を介在させ ると、ソース電医で、ドレイン電極9とコーSi層 5のオーミックコンメクトがとれ、好きしい、こ のようにして、ゲート配線3ミソース配線8ミの 交点毎にエFTがアレイ状に形成されることらに、 各TFTに対応して、傾化インジウム等の透明温

131

ス間のリークが、ゲートのエッジ(機部)とソースとが交差する部分(割5図における斜線部分)において特に多発するととを見い出した。この原因は、ゲート絶縁期の原律がゲート電電の順厚より大きいか又は同じ指皮であるゆえに、ゲート紀線のエッジの部分の原厚が湿くなって耐圧が低下し、さらに、ゲート絶縁機の標質が平坦な部分とし、さらに、ゲート絶縁機の標質が平坦な部分と成差部分とで異なり、段差部分の方が純線性の間で劣るためと考えられる。

不発明の目的に、TFTアレイの製造の歩常りを向上し得るTFTアレイ構造を提供することにある。即ち、不発明のTFTアレイは続線性 塔で上にゲート電便、ゲート絶線線、半導体線、第2の絶線線、ソース電優、ドレイン智便を順次候層してアレイ状に形成されるTFT構造にかいて、ソース配線とゲート配線の重量部にも第2の絶線膜を介在させたことを特徴とする。

(発明の効果)

上記構成とすることにより、本発明においては、 ゲート配線とソース配線間の交達形の絶縁性を向

(問題点を解決するための手段)

本 年叫者らは、ゲート・ソース間のリーク箇所を確すの方法によって調べた時果、ゲート・ソー(4)

上させ、ゲート・ソース間のリークの発生を抑制してTFTアレイの接触りを向上させている。 従ってこのTFTアレイ 米板を用いた液晶表示装置の製作が容易となり信頼性が高くなる。
〈劉磊側 I〉〉

第1個は、本発明の11実施側を示すTFTTでして 1 基板の部分である。 第2回は、メース配線 1 0 8 の交差部の部分が面図)である。 TFT 成 1 0 8 の交差部の部分が面図の支持線1 0 8 の交差を表現1 0 1 等の レイはガラス構1 0 3 といる発現1 0 8 のの に対応して配置される。 TFT 成交点 は対応して配置される。 TFT の学は 1 0 6 である SiNx 調をTT を に対応してある SiNx 調をTT を 1 0 8 の交差である。 CE の が一ト配線1 0 3 に 1 0 8 の交差である。 CE の が一ト配線1 0 3 に が一トでを ででを ででを ででを ででを ででを ででを でいる。 CE に がった。 CE に でがった。 CE に でがっ

(5)

をよりは少させることができる。

第1 M に示した構造を有するT F T T T レイは別えば第3 図(A)~(D) に示すように製造される。 第3 (図(A)~(D) に示すて F T 更減工程の部分新面図はます。 1 図のT F T においてはじーじ頭の新面図を示す。 ブラス芳取 1 0 1 上 C 2,000 Å 準の T a (タンタル) 湯をスパッタリンプによりた面に 狭って デート配線 1 0 3 の形にパメーン化して、 第3 図(A) に示すように デート 選集 1 0 2 を形成する。 との 所有 また T F T の 動作 部 が 形成 される。 次に 第3 図 (B) に示すように、 ブラスマ C V D 法により だった が ラスマ C V D 法により が の 動味 初り 1 0 4 とたる 3,000 Å 準の S i N x 類 に 研 と たる 1500 Å 海 の a ー S i 費 1 0 3 及び 再全 の 動味 初り 0 6 である 2,000 Å 準の 2 i N x 損 金

Andread Control of the Control of th

171

ホトエッチングによりパターン化して検索范値 110を形成する。

以上の製造工程を介して製作されるエドではガ ラス階級101上にマトリックス状で配列された ゲート配線 103とソース配線 103の各交点次 可応して配置され、TFTアレイ基板となる。 ゲ ート配領103ピシブナル信号、ソース配線108 にデータ信号を入力す者ととによりTFTがマト! リクス駆動される。 貼ち、ゲート配線 103のシ グナル信号はゲート策略102より各ライン部の TFTにゲート電圧として印加され、ソース配線 トロ8のデータ信号は分核部を介して三層構造シ ース猟隊107より各ライン無にTFTはデータ 電圧として印加される。このデータ電圧が a -Si 質 1 0 5 を介してシグナル信号で同期制刷を受け、 三層構造ドレイン関係(1/0.9より絵景賞版)(0. で印加される: ソース商家107及びドレイン書 毎109のように発けても工力連体質であるよ こに質しのなどオーミックコンチクトを密収し、 丁: 順川街連作及び選集の機械的機構を削りませ

ほしりりはノニ(北京しり)にはつてノーの仏家 108との交差部分の直上まで延載される。さら に用る内心で示すように a-5 (質) 0 5 6 ホトニ ッチングにより第1回に示す a-Si着105の形 にパターン化する。この1-Si層 I 0 5 も上記第 2の絶縁進しのもと阿藤にソース配譲しの8との 交兵部まで延むエカス。次に复るMiniの元十よう に、プラズマC V D 法により P (リン) をドープ した a - S i 智を 1,000 Å 引き扱きスパッタリング によりTı (チタン)層を1,000%, Mo (モリ プデン)海を2000条連続して三層に推請し、ホ トエッチングにより第1図に示すソース配領108 及びドレイン遺産109の形にパターン化して a − S:碳、 Ti 階及び Mio 層の三層構造ソース電 選107及びドレイン選択!n 9 とするととによ りTFTが形成される。最後パスパッメリングに より3,0003の機化インジウニ規を維持した後、

(8)

ð.

く寒病例マン

類4例に、本発明の他の実施例を示すエFエアレイ相切の部分平面図である。第5回は第4回のD-D 締断面図(ゲート配線203とソース配線208の交差部の部分断面図)である。実施例1個機に属2の超級層206をディターン化する範疇206を20元を2分割し、エFエ側に位置する範疇度206をとする。即ち、ゲート配線203とソース配線208の交流する部分に第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。本実施例では第2の絶縁層206を形成存ませる。

第4例に示した機造を有するエドエフレイは、 第6例(A)~(D)に示すように製造される。親も例(A) ~(D)に示すエドエ製造工程は、第4例のE、E繰 断面に対応している。まず、ガラス基別と0.1 上 に2000年度にMa 質をスポッタリンでにより全 面で接着し、オトエッチンでにより第4例と示す

3.1MX限及びTFTの半導体機である 1.5.00 美線 の a = S:層 2:0.5 を全面の連続的的携帯 に、ホト エッテングはよりa-Si悔205を果4例に示す 半導体層の形式パイーン化するa との a Si層 205RTFTの配分の二に形成される。 さらに、 男も関心に示すように、ブラズマCVD点により 粥 2 の絶疑層 2 0 6 である 3,0 i) 0 Å 様 の 5 i O 2 種 を全面に被覆し、ホトエッチングにより第4回に 示す如くTFT側の絶縁覆206xとソース配線 208との絶縁層206bに分割してバターン化す る。次に無 6 図(D)に示すように、プラズマCVD 住によりP(リン)をドープした a−S i 樹を1,000 Å、 A 4 層を 2,000 Å 連続して被新しホトエッチ ングにより第4回にデオソース配称208及びド レイン無極209の形にパターン化してソース賞 権201及びドレイン戦権209とし、TFTァ

an

第2の絶縁海、 101,201…ソース選模、 108, 208…ソース配線、 109,209…ドレイン電模、 110,210…絵素直径o

代理人 弁理士 福 士 愛 彦(他2名)

Tドエアレイ基準が作为される。 単単原地とかいては第2の前呼号20 6かみを絶数してソース配 他20 8 デデート配換20 3 の間に介摘している も 図面の簡単な説明

第1向及び第1向にデカナルでも明の1集船例を示すすドエアレイ基形の便和平面向である。


第2回及び第5回はそれぞれ第1回及び第4回 の8-8所面及びD-D新面図である。

類 3 図(A) 乃至(D) 及び 東 6 図(A) 乃至(D) はそれぞれ 第 1 図及び 新 4 図 に示す 実新 例の 製造工程図 である。


果7図及び町8図はそれぞれ従来のaーSi・TFT アレイ基板の要開断面図及び整那平面図である。

101,201…約機基板、102,202…ゲート電 艇、103,203…ゲート配券、104,204…ゲー ト絶縁機、105,205…4—Si層、106,206…

02





耳 / 図




*B-Bनावा*ध क*2* श


0.0











∓ 8 ∑